EMC対策のデジタル回路の設計（2）

 ・オープン・コレクタのプル・アップ抵抗はデバイスの近くに置く。 
 　　高い抵抗値は電流ループ内の最大電流を低減し、
     エミッションを低減する。

 ・未使用のゲート (入力) を ＧＮＤ や V+ の適当な方に接続する。
 　　EMI によって誤動作を生じた時のプログラマブル I/O ピンの
     高電流を防止する。

 ・クロック周波数の選択。
 　　複数のクロックを使用する時は、それぞれの基本周波数や
     高調波の周波数が互いに 500kHz 以内に入ることを避ける。

1. TTL とCMOS 回路のインタフェース
2. マイコンやFPGAでI/O電圧が3.3V時の注意点
3. マイコン、FPGA、インターフェースIC等で，I/O電圧が異なる時の対処法①
4. マイコン、FPGA、インターフェースIC等で、I/O電圧が異なる時の対処法②
5. EMC のためのコンポーネントの選択
6. EMC対策の部品の選択（抵抗編）
7. EMC対策の部品の選択（コンデンサ編）
8. EMC対策のデジタル回路の設計(1)
9. EMC対策のデジタル回路の設計(2)
10. 「SI」、「PI」とは
11. スイッチング電源によるノイズ問題
12. 電子部品で取扱う波形の性質
13. LVDSについて
14. デジタルICの電源ノイズとデカップリング回路の必要性(1)
15. デジタルICの電源ノイズとデカップリング回路の必要性(2)
16. デジタルICの電源ノイズとデカップリング回路の必要性(3)
17. デジタルICの電源ノイズとデカップリング回路の必要性(4)
18. 分布定数回路の必要性
19. 伝送ラインの等価回路(l<<λ)
20. sin波形
21. 終端処理
22. プロービングとテストピン
23. 回路設計者と難燃性
24. 基板レイアウトと熱
25. 様々なインターフェースを使いこなすには
26. バス・インターフェースの選び方
27. 汎用深堀① チップ抵抗 前編
28. 汎用深堀② チップ抵抗 後編