アート電子株式会社
〒433-8104 静岡県浜松市東三方町23-５
プログラミングすることができるLSI
FPGA(Field-Programmable Gate Array)について
FPGAには、
・保持要素としてEEPROMを用いたEEPROM型デバイス
・SRAMを用いたSRAM型デバイス
があります。
EEPROM型は、回路の設定や変更が複雑となりますが、
電源を切っても回路情報を保持している為、
・電源投入後に直ぐに使用できる
・回路情報が内部に保持されている為、設計のノウハウが漏れない
といった利点があります。
SRAM型は電源を切ると回路情報が揮発してしまう為、
動作させるには、外部に専用ROMを接続し、
電源投入時に回路情報をロード（コンフィギュレーション）
してから使用します。
これは、EEPROM型と違って、
回路情報の更新が比較的容易かつ高速であることから、
システムの動作中に回路構成の変更をするような使い方も可能となります。
デジタルICの電源ノイズとデカップリング回路の必要性 (2)
動作周波数の低い回路、ノイズマージンが大きな回路では、
デカップリング回路は、ICの電源端子とグラウンドをつなぐ、
デカップリングコンデンサを、ICの電源端子の近くに配置するだけで、 良い場合も有ります。
デカップリングコンデンサの役割
・コンデンサの直流電流を流さない（インピーダンス∞）、
交流は流すの特性を利用して、直流電流はＩＣに供給し、
交流電流（ノイズ）はグランドに流し、ノイズを除去する。
デカップリングコンデンサは、インピーダンスの低い物を選び、
ノイズを効率良く、グランドに落とす。
但し、動作周波数の高い回路、高速IC、ノイズ発生の大きなIC、
ノイズに弱いICは、より高性能なデカップリング回路が必要となります。
デジタルICの電源ノイズとデカップリング回路の必要性
デジタルICにつながる電源には、各種のコンデンサやＥＭＩ除去フィルタが使用されます。
これらはICの電源端子と電源配線をつなぐ接続点に、
デカップリング回路を盛り込む事により、
電源品質を向上させる事が出来ます。
デカップリング回路の働きとは、
(1) ICから出入りするノイズを除去する。
(2) ICの動作よる過渡的な変化に対して、電源電圧を維持する。
(3) 信号経路の一部。
などの働きを持っています。
デカップリング回路が十分に働かない場合、
(1) 外部にノイズが流出し、他の回路の動作に不具合が出たり、
機器からの不要輻射が増加する。
(2) 外部からのノイズの影響で、ICの動作に不具合が出る。
(3) 電源電圧が変動し、ICの動作に不具合が出たり、
信号品質が低下したり、信号に重畳するノイズが増える。 (4) 信号電流の帰路が不十分となり信号品質が低下する。
上記の不具合が発生する可能性があります。
最適なデカップリング回路を盛り込む事は、
ノイズ除去と回路動作の安定に必要です。
LVDSについて
データ伝送方式の一つで差動伝送の代表格です。
数100Mビット/秒以上と高速の信号伝送を実現するために、 振
幅を数100mVに減らした入出力信号レベルの仕様です。
低振幅としたことで雑音の影響を受けやすくなりますが、
シングル・エンド伝送ではなく差動伝送にして解決しています。
シングル・エンド伝送とは、
１本の信号ラインと共通グランドで構成された形で、
高速信号や長距離伝送の場合にノイズ特性が弱い欠点があります。
また、多数ビットの情報を伝送するためには本数を増やす事になり、
大規模な回路では配線が多くなってしまいます。
差動伝送は、
２本の信号ラインがそれぞれ反対向きの信号となって伝送され、
受け側で２本の信号の差分を信号として受け取る方式です。
高速信号向きのため、多数ビット信号を並べ替えて１つの信号にして伝送できます。
つまり、シングル・エンドの多数ビット分を２本の伝送線路だけで伝送できます。
２本の差分を信号として受け取るため、
伝送線路の途中でノイズが混入したとしても２本の線路に同じ方向の
同じレベルのノイズとなって受け側でキャンセルされるため、
ノイズに強い伝送方式です。
通常は、受け側の２線間に100Ωのブリッジ終端を入れて用います。
SDI信号について
ビデオ/オーディオ信号を伝送するフォーマットのひとつ
SMPTE（Society of Motion Picture and Television Engineers）
という業界団体が1989年に策定した規格で、
最大の特徴はBNCケーブル１本で伝送できるということである。
標準画質信号(SD)で信号規格で話をすると、
まず、画像の輝度(Y)と色差(Cb, Cr)をADコンバータで
27MHzサンプリングの10bitのデジタル信号に変換する。
マルチプレクサで Cb-Y-Cr-Y- の順番に多重パラレル信号にし、
（この時点で Cb と Cr は半分のレートに間引かれている。
よって Y:Cb:Cr=4:2:2 という） その後、シリアル変換されて伝送される。
シリアル信号は 270Mbps になる。
HDテレビシステムの規格では 1.485Gbps になる。
標準画質のテレビに向けた規格は SMPTE259M/344M
高精細画質のテレビに向けた規格は SMPTE292M
プログレッシブHDTVや3D HDTV、Deep Color HDTV等に向けた
規格は SMPTE424M
PCI Expressについて
コンピュータの拡張バス/スロットの一つ
古くは、
PC/AT互換機用の ISA (16bit) や EISA (32bit) がありましたが、
高速の規格の PCI (32bit/33MHz or 66MHz, 64bit/33MHz or 66MHz)
が出ました。
33MHz PCI が 5V、66MHz PCI が 3.3V なので、カードスロットの切りかき位置が異なり判別されます。
次に、
さらに高速化された PCI-X (64bit/66MHz or 100MHz or 133MHz)が
定められました。
PCI-X のバス信号は 3.3V に統一されています。
ここまではパラレル信号規格ですが、さらに高速化するために、 シリアル化した規格が定められて PCI Express が誕生しました。
シリアルであるため、
パラレルの PCI や PCI-X とは互換性はありませんが、2本の
Point to Point接続の「レーン」を1単位とするシリアル転送で、
レーンを32本束ねた x32構成とすると PCI Express 3.0規格で
64GB/s にもなります。
PCI Express は、PCI-X と混同しやすいので注意が必要です。
DDR Memoryについて
Double-Data-Rate Memory の事
通常の SDRAM はクロックの立ち上がりエッジでRead/Write するのに対して、
DDR Memory はクロックの両方のエッジで Read/Write します。
通常の SDRAM ではデータの最大周波数がクロックの半分だったのに対して、
DDR Memory ではデータとクロックの周波数が同じになります。
DDR Memory には、DDR1, DDR2, DDR3 とあり、現在の主流は DDR3 です。
データ処理の速度をどんどん高め、それによるエラーレート悪化を改善するために、
さまざまな手法が用いられており、主なものにプリフェッチがあります。
簡単に言うと "先読み機能" です。
DDR1 が2ビット、DDR2 が4ビット、DDR3 が8ビット・プリフェッチをします。
また、配線の高速信号化に合わせて、信号線が差動信号になってきています。
DDR については JEDEC で信号規格が定められています。
この先、DDR4 や Hybrid Memory Cube と言うものまで検討されてきており、
さらにハイスピード化が進んでいます。
■オープン・ドレインICの利用
オープン・ドレインICは，バス・バッファICの簡易版と思って下さい。
違いはIC内部の出力回路部分を簡略化することで、
”L”レベルの出力はできるが，”H”レベルの出力に関しては
電圧を出力しないというものです。
”H”レベルの出力しないとは疑問に思うかもしれません。
これは出力電圧を得る方法が設計者に委ねられていることです。
オープン・ドレインICでは出力電圧を得るために、
外部に”H”レベルにしたい電源電圧と抵抗を接続します。
これにより，”H”レベルは1Vだろうが2.5Vだろうが48Vだろうが，
ICが破壊されない限り任意の電源電圧に決められます。
オープン・ドレインICの出力端子に、3.3Vに直結した抵抗を用意すれば、
”H”レベルは3.3Vになります。
今日までの電子機器の設計は、色々過程を経て形と手法が日進月歩に変化してきました。
特に最近のプリント基板設計はノイズ、信号品質の要求がますます高くなってきました。
特に「SI」、「PI」という言葉はしばしば耳にしてきました。
「SI」、「PI」とは何のことでしょうか。
簡単に説明して行きましょう。
「SI」というのは英語の「Signal Integrity」から来て、日本語では、信号の整合性と訳されています。
なにか分るような分らないような言葉で困っている方がたくさんいると思います。
実は
簡単にいうと「SI」は信号の品質、タイミング、
クロストークのことを言っているだけです。
では、PIは何をいうのでしょうか。
まず、語源は「Power Integrity」で、内容はDC電源のドロップダウン、デカプリング、ノイズのことです。
マイコン、FPGA、インターフェースIC等で，I/O電圧が異なる時の対処法①
5Vトレラント機能やレベル変換機能が内蔵されているバス・
バッファICを使用する。
５トレラント機能：
トレラントとは「抵抗力のある」という意味です。
電源電圧の異なるIC（この場合、5Vデバイス）との接続を 可能にする内部I/Oバッファの特性。
たとえば3.3V動作ICでは、
入力の絶対最大定格の最大値が「3.3V＋α」の為、
5Vデバイスからのハイ・レベル入力は、これを越えるため
許容できません。
５トレラント機能が有る場合は、
電源電圧に関係なく5.5V程度まで入力が可能な為、
電源電圧3.3Vの場合、5Vから3.3Vに変換できます。
レベル変換機能：
２系統の電源電圧入力を持ち、
この入力に異なる電源電圧を接続する事で、
レベル変換を行う事が出来る特性。
例えば、 入力側は5Vで、出力側は3.3Vの場合。
入力側の電源電圧を５Vに接続し、出力側の電源電圧を
3.3V接続することによって、
5Vから3.3Vにレベル変換を行う事が可能となります。
マイコンやFPGAで，I/O電圧が3.3V時の注意点。
・異なるI/O電圧のICとの接続。
例えば、5V系。
①5V系のデバイスを駆動できない。
5.0VのCMOSの場合， 入力側は2.5Vをしきい値としてHレベルとLレベルを判断します。
VOHが2.4V以上のLVTTL信号を接続した場合，
もし2.4Vであれば、わずか0.1Vではありますが信号の伝達が
保証できません。
逆にLVCMOSであればVOHが2.96V以上ですから， 5VのTTLインターフェースに対しても正しく信号伝送が行えます。
②5V系の信号はI/O電圧3.3VのICの破壊する可能性が有る。
TTLではVOHが最小2.4Vと規定されていますので，
接続できそうですが、TTLの場合，Hレベル時の出力電圧は最大で
5.0V近くになる可能性があります。
つまり，3.3V入力に5.0Vが印加される可能性がある。
例えば、3.3VのLVTTL/LVCMOSインターフェースに設定した場合，
最大入力電圧は3.6VとDC特性で規定され、
また，絶対最大定格は3.75Vの時、5Vを印加した場合、
ICが破壊する可能性が有る。
したがって、3.3Vを超えないように注意しなければなりません。
電源回路の熱設計では、熱抵抗の概念を導入する事で 熱の問題を電気回路に置換えることができます。
熱モデルは定電流源と抵抗の回路網として表す事が出来ます。
ジャンクション温度をT j、電源の電力損失をPd、
ジャンクションから周囲までの熱抵抗の合成値をθja、
周囲温度をTaとした場合、
TjはTj ＝（Pd×θja）＋Taで与えられます。
電力損失Pdは、入力電力と出力電力の差であり、 入力電力×効率＝出力電力です。
熱抵抗は、デバイスやヒートシンクの仕様書に 記載されている値を用います。
但し、実際の設計では、計算値に安全上のマージンを見込んで下さい。
マイクロストリップ・ラインのインピダーンスの計算式
式にある
c = 真空中の光の速度 (3.0x10e8 m/s)
h = 絶縁層の厚み, インチ
w = ライン幅, インチ
t = ラインの厚み, インチ
εr = 絶縁層の誘電常数
プリント基板のパターン設計に念頭に入れなければならない概念の 一つは表皮抵抗で、その内容は下記のようになります。
高周波の電流は導体を流れる時に表面の近くに多く流れ、
中心付近はあまり流れない現象があります。電流の流れ
断面積は電流が表面に流れることにつれて小さくなり、
よって抵抗値が増大になります。その値は概ね周波数の
1/2乗に比例して大きくなります。
下記のグラフのように表現できます。
プリント基板のパターン設計にはその基板に走っている信号の波長と深い関係があります。
パターン長、基板寸法などを考えなければなりません。
その為に下記のように波長の早見表をご参考にすれば便利かと思われます。
EMC対策のデジタル回路の設計（2）
・オープン・コレクタのプル・アップ抵抗はデバイスの近くに置く。
高い抵抗値は電流ループ内の最大電流を低減し、
エミッションを低減する。
・未使用のゲート (入力) を ＧＮＤ や V+ の適当な方に接続する。
EMI によって誤動作を生じた時のプログラマブル I/O ピンの
高電流を防止する。
・クロック周波数の選択。
複数のクロックを使用する時は、それぞれの基本周波数や
高調波の周波数が互いに 500kHz 以内に入ることを避ける。
EMC対策のデジタル回路の設計（１）
立ち上がりと立ち下がり時間の制御
不要輻射の低減のためには、必要以上の周波数は必要なく、
可能な限り遅くてなめらかな立ち上がり時間と立ち下がり時間に
するべきですが、多くのデバイスは立ち上がり／立ち下がり時間
の最大値のみを規定している。
デジタル・デバイスは、高速になっており、不要な高調波を制御しなければならないことになる。
これらの対策は関係するデバイスの近傍で行なうことがよい、 プリント基板上でロジック・エッジ速度や帯域幅の制御に備えることが重要です。
フィルタが使用できる、伝送線路であれば高調波の制御を行う事できる、
また、直列抵抗やフェライト・ビーズなども、エッジ速度と不要な高調
波の制御を行う事が出来る。
試作時には、これらが対応出来るような、回路設計・基板設計を行っておけば、
問題が生じた場合に、対応策を導きだすことが可能となります。
電子機器の高度化の流れを支えるひとつとしてプリント配線板の高度化があります。
ITRS2010版によると、プリント配線板へのクロック周波数を
2016年では46.1GHzを想定しています。
チップの大きさは殆ど変化しませんがI/Oピンは増加し、ピン密度が大きくなり微細配線が要求されます。
電子部品の小型化、高集積化により高精度の高密度な微細配線、
鉛フリー化による高温でのはんだ付け等により耐熱性、放熱性も
必要です。
スイッチング電源によるノイズ問題は下記のような考え方があります。
１．スイッチング電源の入力側に高周波数のノイズが発生される原因は
スイッチングに伴うスパイク／リンギング電流が入力側のコンデン
サのESLにより、電圧という形で現れるのです。
２．出力側のノイズは出力側のインダクタンスや基板の寄生容量を経由
し、出力リップル電圧に重畳して現れます。
基本波はリップル電圧がよほど大きくない限り、大きな影響を及ぼ
しませんが、数百MHzになると影響を考えなければなりません。
３．一部の高周波のノイズは電源から空中を通って基板のパターンに現
れます。
しかも特定な場所で現れるわけではないので、入出力端子でのノイ
ズとも性質が違います。
近傍界だとすると、基板のパターンにループが存在すると、電磁誘
導によって、ノイズ電圧が現れます。
遠方界になると、ストリップ線路に電波として現れます。
４．スイッチングノイズはMOSFETのQ1、Q2のOFF時にスパイク／リンギ
ング電圧が現れます。
この時に電流も発生します。
この電流の流れループに寄生インダクタンスにより電圧が発生します。
入力端子のコンデンサ端子にノイズを引き起こします。
さらに電源経路を介して別のデバイスや機器に伝えて行きます。
これらの要素を注意しながら回路設計すれば、
安定動作できる電源システムが設計できます。
〒433-8104
静岡県浜松市東三方町23-５
浜松駅バスターミナル⑬のりば
50 市役所：山の手医大 浜工東下車（所要20分）
56 市役所・萩丘住宅テクノ都田浜工高前下車（所要20分） ＊アート電子社屋まで ともに 徒歩5分
